PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-209563

(43)Date of publication of application: 23.08.1989

(51)Int.CI.

G06F 15/16 G06F 15/16

(21)Application number : 63-033965

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:

18.02.1988


(72)Inventor: KIRIHARA MOTONORI

(54) INTER-PROCESSOR COMMUNICATION SYSTEM

(57)Abstract:

PURPOSE: To avoid the deterioration in data processing efficiency of a 1st processor by performing the transfer of data between a data memory and a 2nd processor while the 1st processor is kept under and access state to a program memory.

CONSTITUTION: The data bus and address bus of a data memory 8 are separated from the data and address buses of a processor 1 by an address switching circuit 5 and a data bus switching circuit 9 respectively while the processor 1 is kept under an access state to a program memory 3. Then the output bus of an address counter 6 which produces a prescribed address is connected to the data bus led to another processor 12. Thus the transfer of data is carried out between the memory 8 and the processor 12. As a result, it is not required to stop the working of the processor 1 even in a data transfer mode. Then the deterioration can be avoided for the data processing efficiency.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK USPTON

Copyright (C); 1998,2003 Japan Patent Office

A STATE OF THE PARTY OF THE PAR

THIS PAGE BLANK (USPTO)

⑲ 日本 国特許庁(JP)

(1) 特許出願公開

◎ 公開特許公報(A) 平1-209563

®Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)8月23日

G 06 F 15/16

3 1 0 3 2 0

V -6745-5B V -6745-5B

審査請求 未請求 請求項の数 1 (全6頁)

❷発明の名称

プロセツサ間通信方式

②特 顧 昭63-33965

20出 題 昭63(1988)2月18日

個発 明 者

桐原

基 範

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

团出 願 人 沖電気工業株式会社

4. 999

東京都港区虎ノ門1丁目7番12号

四代 理 人 弁理士 鈴木 敏明

1. # 1

1. 発明の名称

プロセッサ間通信方式

2. 特許請求の範囲

第1 および 第2 のプロセッサ間でデータを転送 するプロセッサ間通信方式において、

アータを一時格納するアータメモリと、

上記第1のプロセッサが指定する範囲のアドレスを生成して順次出力するカウンタと、

上記 カウンタの出力パスと第1のプロセッサからのアドレスパスとを切替えて上記 データメモリからのアドレスパスに接続するアドレス切替器と、

上記第2のプロセッサに接続され転送するデータを一時ラッチするレジスタと、

上記レジスタからのパスと第1のプロセッサからのデータパスとを切替えて上記データメモリからのデータパスに接続するデータパス切替器とを 備え、

上記第1のプロセッサがプログラムメモリにアクセス中、上記アドレス切替器とデータバス切替

器とを切替えて上記カウンタの出力ペスを上記データメモリからのアドレスペスに接続するとともに上記レジスタからのベスを上記データメモリからのデータペスに接続し、上記データメモリと第2のプロセッサ間で上記レジスタを介してデータを送を行なりことを特徴とするプロセッサ間通信方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、プロセッサ間でデータを転送するプロセッサ間通信方式に関するものである。

(従来の技術)

従来、プロセッサ間通信方式として、プロセッサに内蔵されているシリアルポートを介して通信する方式、プロセッサ間を双方向レジスタに近信する方式により接続し該双方向レジスタを介して通信する方式は一かのでのである。 ロセッサが双方向レジスタにデータを許込みで ロセッサが双方向レジスタにデータを許込みで ータ番込みが行なわれたことを他方のプロセッサ に通知すると、他方のプロセッサはその通知を受 けてその双方向レジスタからデータを読出すとい うことを双方向で行なうことによりデータを伝送 する通信方式である。

(発明が解決しようとする課題)

しかしながら、上記通信方式ではいずれもプロセッサは1パイトごとに書込み、あるいは統出し処理を行なり必要があるので、プロセッサ間で転送すべきデータ量が大きくなるとプロセッサの処理時間の殆んどがプロセッサ間のデータ転送のために使用されることとなり、従ってプロセッサのデータ処理効率が大きく低下するという問題があった。

本発明は上記問題点を除去し、プロセッサのデータ処理効率を損うことなくプロセッサ間でデータを転送し得るプロセッサ間通信方式を提供することを目的とするものである。

(課題を解決するための手段)

本発明は、第1 および第2 のプロセッサ間でデータを転送するプロセッサ間通信方式において、 データを一時格納するデータメモリと、上記第1

(実施例)

第1回は、本発明の実施例を示すプロック図で あって、1 および 1 2 はプロセッサ、 2 はマルチ プレックスされているアドレスパスとデータパス とを分離するためにプロセッサ 1 からのアドレス ストロープ信号 ALE によりアドレスのみをラッチ

のプロセッサが指定する範囲のアドレスを生成し て順次出力するカウンタと、上記カウンタの出力 パスと第1のプロセッサからのアドレスパスとを -切替えて上記アータメモリからのアドレスパスに 接続するアドレス切替器と、上記第2のプロセッ サに接続され転送するアータを一時ラッチするレ シスタと、上記レシスタからのパスと第1のプロ セッサからのデータパスとを切替えて上記データ メモリからのアータパスに接続するアータパス切 替器とを備え、上記第1のプロセッサがプログラ ムメモリにアクセス中、上記アドレス切替器とア ータペス切替器とを切替えて上記カウンタの出力 パスを上記アータメモリからのアドレスパスに接 続するとともに上記レジスタからのパスを上記デ ータメモリからのデータバスに接続し、上記ァ タメモリと第2のプロセッサ間で上記レジスタを 介してアータ転送を行なりことを特徴とするプロ セッサ間通信方式である。

(作用)

プロセッサがプログラムメモリにアクセスして

するアドレスラッチ回路、3はプロセッサ1用の プログラムが格納してあるプログラムメモリ、8 はプロセッサ1または12で処理するデータを格 納する読出し、書込み可能をデータメモリ、6は データメモリ8用のアドレスをプロセッサ1から 指定されるアドレスを先頭として順次生成するア ドレスカウンタ、1はプロセッサ1から指定され る伝送すべきデータのパイト数に基づいてアドレ スカウンタ6の動作を制御するバイトカウンタ、 5はアドレスカウンタ6が生成するアドレスとプ ロセッサ1がアータメモリ8にアクセスするアド レスとを切替えてアドレスメモリ8に送出するア ドレス切替回路、9はプロセッサIからのデータ パス、 書込みレシスタからのパスおよび 銃出しレ ソスタからのバスとを切替えてアータメモリ 8 化 接続するデータパス切替回路、10はプロセッサ 12からデータメモリ8に書込むデータを一時ラ ッチする上記書込みレジスタ、11はデータメモ リ8からプロセッサ12に転送するテータを一時 ラッチする上記読出しレジスタ、4は上記アドレ

ス切替回路を、アドレスカウンタを、パイトカウ ンタ1、データメモリ8、データパス切烙回路9、 書込みレジスタ10、統出しレジスタ11を制御 するためのタイミングを出力するタイミングコン トロール回路である。なむ、プロセッサーは第2 図に示すようにプログラムメモリアクセス信号 PSEN とデータメモリアクセス信号 RD 。WR が別々、 の信号線で出力されるメモリアクセス方法を採用 したものである。本実施例はプロセッサ」として インテル社製の8051マイクロプロセッサを使 用した例であり、数8051マイクロプロセッサ は16ピットのアドレスペスの内下8ピットがデ ータパスとマルチプレックスされているので、上 記アドレスラッチ回路2を設けている。しかし、 アドレスペスとデータパスが完全に分離されたプ ロセッサであれば当然アドレスラッチ回路2は不 要である。

第3図は第1図に示す実施例の動作を説明する ためのタイミングチャートであり、第4図はプロセッサ1のプログラムによる転送コントロールの

セッサ12に転送する場合、プロセッサ1はまず 転送しようとするデータ列が格納されているアド レスの先頭アドレスをデータバスを介してアドレ スカウンタ6にセットし(第4図ステップ①)、 上記転送すべきデータ列の長さを示すパイト数を アータバスを介してバイトカウンタフにセットす る(第4図ステップ②)。続いて、プロセッサ1 はタイミングコントロール回路(に内蔵する転送 開始 F/F を第3図四 K 示すよりに データメモリリ ード信号RD/データメモリライト信号WRの立下り に合せてデータバスを介してセットする(第4図 ステップ③)。タイミングコントロール回路 4 は 上記伝送開始 F/F がセットされると、第3図M お よび(I)に示すようなタイミング』、タイミング2 を発生する。タイミング」は、転送開始F/Fがセ ットされている場合に、タイミング1自身がりゃ ットされているときはアドレスストロープ信号! ALEの立下りでセットされ、タイミング1自身が セットされているときはアドレスストロープ信号 ALE または データメモリリード信号 RD / データメ

アルゴリズムを示すフローチャートである。・

次に本実施例の動作を第1図、第3図および第 4 図に基づいて説明する。第1 図に示すプロセッ サ1は、第3図に示すようにプログラムメモリ3 **にアクセスするプログラムフェッチサイクルとデ** ータメモリ8 にアクセスするテータメモリアクセ スサイクルを有し、アドレスストロープ信号 ALE、 プログラムフェッチ信号 PSEN、データメモリリー ド信号 RD、データメモリライト信号 WR、 PORTO からアドレスペスの下位8ピット(Ao~Ar)と アータパスの8ピット(Do~Do)とをマルチプ レックスした信号、 RORT 2からアドレスパスの上 位 8 ピット (As ~A15)をそれぞれ第 3 図 W ~ 四 に示すタイミングで規則的に出力する。 PORT 0 から出力されるアドレスとデータがマルチプレッ クスされた信号は、第1図に示すアドレスラッチ 回路 2 によりラッチされ、アドレスが上記マルチ プレックスされた信号から分離される。第3図例 はこの分離されたアドレス(Ao~Ar)を示す。

データメモリ8化格納されているデータをプロ

モリライト信号WRの立下りでリセットされるよう 設定してあるので、第3図印に示すタイミングで 発生することとなる。タイミング2は、アドレス ストローナ信号 ALE とタイミング10 AND 条件に より発生するよう設定してあるので、第3図(I)に 示すタイミングでプログラムフェッチサイクル毎 に発生するとととなる。 タイミングコントロール 回路4は、発生したタイミング2とプロセッサ! からのナドレスストローナ信号 ALE 化基づいて第 3 図(J)に示すようにプログラムフェッチサイクル 毎にアドレス切替タイミングを生成し、アドレス 切替回路 5 とデータバス切替回路 9 に出力する。 これによりアドレス切替回路5はデータメモリ8 からのアドレスバスをプロセッサ 1 からのアドレ スペスから切錐してアドレスカウンタ6の出力べ スに接続し、データパス切替回路9はデータメモ り 8 からの データバスをプロセッサ 1 からの デー タバスから切離して書込みレジスタ10または読 出しレクスタ11からのパスに接続する。今は、 アータメモリ 8 からプロセッサ 1 2 亿データを転 送する場合であるからデータパス切替回路9はタ イミングコントロール回路 4 の指示に基づきデー タメモリ8からのアータペスと読出しレジスタ11 からのパスとを接続する。タイミングコントロー ル回路(は、同時にアドレスカウンタ6とパイト カウント1にタイミング信号2を送る。アドレス カウンタ6は既にプロセッサIから送られている 上記先頭アドレス、例えば "m+1 "K 基づき内蔵す るアドレス生成用のカウンタを * m * 化セットし 待機しているが、上記タイミング2の入力に歩づ きカウンタ内容をインクリメントしアドレス"m+1" を出力する。アドレスカウンタ6は以後パイトカ ウンタ1から動作停止の命令がくるまでタイミン グ2の入力でとに上記カウンタの内容をインクリ メントし、出力する。パイトカウンタァは既にプ ロセッサ」から送られている転送すべきアータの パイト数、例えば"n"を内蔵するカウンタにセ ットし待機しでいるが、上記タイミング2の入力 に基づきカウンタ内容をデクリメントし、"a-1" とする。以後、パイトカウンタはタイミング2の

ンタ 6 の出力パスと読出しレジスタ 1 1 からのパスとにそれぞれ接続し、アドレスカウンタ 6 が出力するアドレスの場所に格納されているデータをデータメモリ 8 から読み出して読出しレジスタに一時ラッチするものである。

読出しレンスタ11は、データメモリ8からのデータが書込まれると、第3図(P)に示すように説出レンスタFULLフラグを立てていることを知らせる。プロセッサ12はこの読出しレンスタFULLフラグが立ったことを見て、読出しレンスタ11はフラグが立ったことを見て、読出しレンスタ11はフラグが立ったことを見て、読出しレンスタ11はフラグがフトをデータが読み取られると上記読出しレンスタ11にアータを設出しレンスタFULLフラグがフトル回路・は上記ででデータメモリ8から読出しレンスタ11にデータを接送される。上記動作はアークスタ11にデータを接送されたのカウンタフのカウンタ内容が「0°とないイトカウンタフのカウンタ内では、ボーカウンタフのカウンタ内では、ボートカウンタフクを立ては、第3図(P)に対するとなりのカウンタ内容が「0°とないは、ボートカウンタフクを立ています。

入力とにアクリメントを行なり。タイミングコントロール回路 4 は、更に第3図(M)・(O)に示すまりに、タイミング2に基づいて、アクロードタイミングを発生し、説出してアクタ 1 1 かよ で 1 から 2 が 2 が 3 が 4 で 5 が 5 で 7 が 5 で 8 に 7 が 7 が 8 に

すなわち、プロセッサ 1 がプログラムメモリ 3 をアクセスしているプログラムフェッチサイク (ごとに、その間 8 イミングコントロール 回路 4 は第 3 図(S)に示すアドレス 切替 9 イミングにより アドレス 切替 回路 5 および データバス 切替 回路 5 を プロセッサ 1 からのアドレスバス と テータバスと をプロセッサ 1 からのアドレス ハカウ

たとき、すなわち、プロセッサIから指定された 範囲のデータについて全て転送を終えたときタイ ミングコントロール回路 4 は次のアドレスストロ ープ信号 ALE の立上りエッジで転送開始 F/F をク リアし、転送動作の全てを終了する。

以上説明したように、データメモリ8からプロ セッサ12へのデータ転送はプログラムフェッチ サイクル時に、プロセッサ1の動作と並行してタ イミングコントロール回路4の制御の下で実行す るので、プロセッサ1の処理効率を低下させない。 また、プロセッサ12からデータメモリ8にア ータを転送する場合も、上記と同様にしてプロ ラムフェックサイクル中にアータ転送を実行する ことができるので、同様にプロセッサ1の処理効 率を低下させない。

また、本発明はプリンタに適用することができる。すなわち、第1図において、プロセッサ1は外部から印字データ(文字データ)や、文字ピッチ指定、改行指令等の制御データを受信し、印字アータからイメージデータへの変換等、所定の処

特開平1-209563 (5)

理を行なってプロセッサ 2 に転送する。プロセッサ 2 に転送する。プロセッサ 2 に転づいてプリンタのモータ、リレー等の機械部分を制御する場合である。この場合、転送すべきイメーソデータは印字データに比べて大量となるが、本発明の適用によりプロセッサ 1 の アータ処理効率の低下を招くことなく上記データの転送が可能となる。

(発明の効果)

以上詳細に説明したように、本発明によれば、 第1のプロセッサがプログラムメモリをアクセス している間に、酸第1のプロセッサの動作と並行 してデータメモリと第2のプロセッサ間でデータ 転送を実行しているので、第1のプロセッサは上 記データ転送中に動作を一時停止する必要がない。 従って、第1のプロセッサのデータ処理効率は上 記データ転送によっては低下することがない。

また、本発明は特に大量のデータを転送する必要がある場合にその効果をより発揮する。

4. 図面の簡単な説明

第1図は本発明の実施例を示すプロック図、第


2 図はプロセッサのメモリアクセス方法の説明図、 第3図は第1図の励作を説明するためのタイミン グチャート、第4図はプロセッサの動作を示すフ ローチャートである。

1 , 1 2 … プロセッサ、 2 … アドレスラッチ回路、 3 … プログラムメモリ、 4 … タイミングコントロール回路、 5 … アドレス切替回路、 6 … アドレスカウンタ、 7 … パイトカウンタ、 8 … データメモリ、 9 … データパス切替回路、 1 0 … 春込みレジスタ、 1 1 … 読出しレジスタ。


特許出願人 冲電気工業株式会社


代理人 鈴木 敏 明/0.






本免明の安施例を示すプロック図 第1図





プロセッサの動作を示すフローカート

第4 図



第3図